

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

METHOD OF CHARGING FLASH ILLUMINATOR

Patent Number: JP57202697
Publication date: 1982-12-11
Inventor(s): AKITA YUKIO; TSUCHIYA SHIZUO
Applicant(s):: COPYER CO; CANON KK
Requested Patent: ☐ JP57202697
Application JP19810088373 19810609
Priority Number(s): JP19810088373 19810609
IPC Classification: G03B15/05 ; G03G15/20 ; H05B41/32

EC Classification:

Equivalents:

Abstract

Data supplied from the esp@cenet database - I2

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭57—202697

⑤ Int. Cl.³
H 05 B 41/32
G 03 B 15/05
G 03 G 15/20

識別記号
1 0 8

庁内整理番号
6471—3K
7542—2H
7381—2H

④ 公開 昭和57年(1982)12月11日

発明の数 1
審査請求 未請求

(全 5 頁)

⑭ フラッシュ照射装置の充電方法

三鷹市下連雀6丁目3番3号コ
ピア株式会社内

⑯ 特 願 昭56—88373

⑯ 出 願 人 コピア株式会社

⑯ 出 願 昭56(1981)6月9日

三鷹市下連雀6丁目3番3号

⑯ 発 明 者 秋田幸雄

⑯ 出 願 人 キヤノン株式会社

三鷹市下連雀6丁目3番3号コ
ピア株式会社内

東京都大田区下丸子3丁目30番
2号

⑯ 発 明 者 土屋静男

⑯ 代 理 人 弁理士 森崎俊明

明 細 書

1. 発明の名称

フラッシュ照射装置の充電方法

2. 特許請求の範囲

複数のフラッシュランプ及び該複数のフラッシュランプに夫々接続した複数の放電コンデンサを有するフラッシュ照射装置において、上記複数の放電コンデンサの少なくとも1個には電流制御を行わないで充電し、他の放電コンデンサには電流制御を行って充電することによつて、上記フラッシュ照射装置に流入する電源電流の変化を平均化するようにしたことを特徴とするフラッシュ照射装置の充電方法。

3. 発明の詳細な説明

本発明はフラッシュ照射装置の充電方法に関し、特に複数のフラッシュランプを設け夫々のフラッシュランプに接続した放電コンデンサを充電する際、充電開始時の突入電流を小さくすると共に装置に流入する電源電流(充電電流)を時間的に平均化するようにしたフラッシュ照射装置の充電方

法に関する。

フラッシュ照射装置は、複写機のトナー像の定着用、写真撮影用等に利用される。フラッシュ照射装置を複写機の定着に用いた場合、フラッシュランプの発光時間が長い程良好な定着が得られるので、従来、複数のフラッシュランプを設け発光時間を一部重ねて照射時間を長くする方法が提案されている(例えば、特開昭54—151849号)。

第1図は、上述の従来例を説明するためのブロック図である。第1図において、交流電源(商用電源等)2から印加された交流電圧は、変圧器4で昇圧されて制御素子を含む整流回路6、8に印加される。整流回路6、8で整流された高圧電流は夫々放電コンデンサ10、12を充電する。電圧検出回路14、16は、夫々放電コンデンサ10、12の充電電圧に接続(或いは、比例)した電圧(夫々 V_{c1} 、 V_{c2} とする)を検出して夫々比較器18、20に inputs する。比較器18は、基準電圧発生器22からの基準電圧(V_{a1})を受け、

電圧検出回路14で検出した電圧 V_{c1} と比較する。一方、比較器20は、基準電圧発生器24からの基準電圧(V_{R2})を受け、電圧検出回路16で検出した電圧 V_{c2} と比較する。比較器18は、 $V_{c1} < V_{R1}$ のとき高レベルの出力をゲート回路26に入力し、 $V_{c1} > V_{R1}$ のとき低レベルの出力をゲート回路26に入力する。同様に、比較器20は、 $V_{c2} < V_{R2}$ のとき高レベルの出力をゲート回路28に入力し、 $V_{c2} > V_{R2}$ のとき低レベルの出力をゲート回路28に入力する。ゲート回路26、28は高レベル信号(即ち、ゲート信号)を受けると、夫々整流回路6、8に含まれる制御素子を制御して整流回路6、8を動作(導通)状態とし、夫々放電コンデンサ10、12を充電する。一方、ゲート回路26、28が比較器から低レベル信号を受けると、夫々上記の制御素子を制御して整流回路6、8を不動作(非導通)状態とし、放電コンデンサ10、12への充電を停止させる。

今、放電コンデンサ10、12に充電電荷がな

いとする、 $V_{c1} < V_{R1}$ 及び $V_{c2} < V_{R2}$ なので、ゲート回路26、28は夫々整流回路6、8を導通させ、夫々放電コンデンサ10、12への充電を開始する。充電が進んで $V_{c1} > V_{R1}$ になるとゲート回路26は整流回路6に含まれる制御素子を制御して整流回路6を非導通とし、放電コンデンサ10への充電を停止する。尚、 $V_{c2} > V_{R2}$ の場合も上述と同様に放電コンデンサ12への充電を停止する。このように、放電コンデンサ10、12への充電が完了すると、トリガ回路制御器30は、トリガ回路32、34に所定の時間差で発光指示信号を印加する。トリガ回路32、34はこの発光指示信号を受けて、上記の所定の時間差で夫々フラッシュランプ36、38にトリガ信号を加え、夫々放電コンデンサ10、12に蓄積された電荷をフラッシュランプ36、38において瞬時に放電する。このように、放電開始時間をずらしてフラッシュランプの発光時間を一部重なるようにし、全体として照射時間を長くしている。

ところで、第1図に示した従来のフラッシュ照

射装置では、変圧器4に対して並列接続した放電コンデンサ10、12に充電する際、第2図に示すように大きな突入電流(電源電流)が流れる。したがって、電源電圧の降下により他の装置に悪影響を与え、誤動作の原因となる虞がある。尚、第2図において、曲線Aは放電コンデンサ10、12の内、何れか一方を充電する際に流れる電源電流、曲線Bは放電コンデンサ10、12の双方に充電する際に流れる電源電流であり、大きな突入電流が流れるのが判る。

上述の従来例の問題を解決するために、放電コンデンサと整流回路の間に電流制限抵抗器を設ける対応策があるが、抵抗器での電力消費が大きくなるという別の問題が生ずる。

したがって、本発明は複数の放電コンデンサを設けたフラッシュ照射装置に関し、従来問題となっていた充電開始時の突入電流を抑制し、時間的に平均して充電電流(電源電流)を流すことにより、電源電圧の変動を防止できる照射装置の充電方法を提供することを目的とする。

以下、添付の第3図及び第4図を参照して、本発明の一実施例を説明する。第3図は本発明を応用できるフラッシュ照射装置の一実施例のブロック図、第4図は第3図に示した装置に流入する電源電流の変化を説明する図である。尚、第3図において、参照番号2〜38の付いたブロックは第1図の同一番号のブロックと同一或いは略同一(但しブロック間の接続は異なる場合がある)なので、説明を省略する場合がある。

第3図の比較器18、20は、第1図の場合と同様に、夫々 $V_{c1} < V_{R1}$ 及び $V_{c2} < V_{R2}$ の場合には高レベル信号を出力し、夫々 $V_{c1} > V_{R1}$ 及び $V_{c2} > V_{R2}$ の場合には低レベル信号を出力する。第3図に示すように、比較器20の出力端は位相制御回路40の禁止端aに接続している。位相制御回路40は、比較器20の出力が高レベルの場合には、その出力端bからゲート回路28のゲートを開く信号(ゲート信号)を出力できる状態にある。制御電圧発生回路42の入力端は電圧検出回路14に接続し、出力端は位相制御回路40の

制御端 c に接続している。制御電圧発生回路 4 2 は、入力電圧が低い場合には低レベル電圧を出力し、入力電圧が高くなるに従つて高レベル電圧を出力する非反転増幅器であり、この制御電圧発生回路 4 2 の出力は、位相制御回路 4 0 の出力端から出力するゲート信号の発生タイミングを決定する。一方、同期回路 4 4 は全波整流器を含み、同期回路 4 4 の入力端は変圧器 4 の 1 次側に接続し、出力端は位相制御回路 4 0 の入力端 d に接続している。位相制御回路 4 0 の出力端 b からゲート回路 2 8 に出力するゲート信号の発生タイミングは、同期回路 4 4 から出力する全波整流された電源電圧に同期している。制御電圧発生回路 4 2 から位相制御回路 4 0 の制御端 c に印加される電圧が低い場合には、上記ゲート信号は電源電圧の半周期の後半の所定の時点（制御端 c に印加される電圧レベルで定まる）で発生し、その半周期の期間（即ち、電源電圧が次に零となる次点まで）発生し続ける。一方、位相制御回路 4 0 の制御端 c に印加される電圧が高くなるに従つて、ゲート信号

の発生時点が電源電圧の半周期の前半の方に移動してゲート信号発生期間が長くなる。

今、放電コンデンサ 1 0, 1 2 に充電★荷がないとすると、 $V_{c1} < V_{a1}$ 及び $V_{c2} < V_{a2}$ なので、比較器 1 8, 2 0 の出力は共に高レベルである。したがつて、ゲート回路 2 6 はゲートを開くので、整流回路 6 に含まれる制御素子が動作して、変圧器 4 から整流回路 6 を介して放電コンデンサ 1 0 に通常の方法で（即ち、電流制御を行わないで）電流が流入する。一方、比較器 2 0 の高レベル出力は位相制御回路 4 0 の禁止端 a に入力されるので、位相制御回路 4 0 は出力端 b からゲート信号を出力できる状態にある。ところで、制御電圧発生回路 4 2 に印加される電圧 V_c は充電開始時には零であり、位相制御回路 4 0 はこの電圧を制御端 c で受けて、電源電圧の半周期の後半の僅かな期間のみゲート信号をゲート回路 2 8 に出力する。したがつて、制御素子を含む整流回路 8 は、ゲート回路 2 8 が開いている期間だけ導通して放電コンデンサ 1 2 を充電する。尚、制御端 c に印加さ

れる電圧と、ゲート信号を出力する位相制御の関係は、実際に則して自由に変更できることに留意されたい。

第 4 図の曲線 A は放電コンデンサ 1 0 を充電するための電源電流の時間的変化を示し、曲線 B は放電コンデンサ 1 2 を充電するための電源電流の時間的変化を示し、一方、曲線 C は曲線 A と B の値を加算したものであり、放電コンデンサ 1 0, 1 2 を充電する際に第 3 図の交流電源 2 から流出する電源電流の時間的変化を示したものである。

さて、放電コンデンサ 1 0 を充電する場合には電流制御（位相制御）を行わないので、第 4 図の曲線 A で示すような電源電流が流れる。放電コンデンサ 1 0 の充電★圧（端子電圧）が充電の進行と共に上昇すると、位相制御回路 4 0 の制御端 c に入力される電圧も上昇する。したがつて、位相制御回路 4 0 の出力端 b からゲート回路 2 8 に印加されるゲート信号の発生タイミングは電源電圧の半周期の前半の方に 行するので、整流回路 8 の導通期間が長くなる。尚、放電コンデンサ 1 2

への充電★流は、既に放電コンデンサ 1 2 に蓄積された電荷の存在や、整流回路 8 の導通期間が徐々に長くなることから、第 4 図の曲線 B で示すように徐々に増大する。したがつて、交流電源 2 から装置に流れる電流は、放電コンデンサ 1 0 を充電する電流と、この電流と反比例するように流れる放電コンデンサ 1 2 への充電★流の和であり、第 4 図の曲線 C に示すように、時間的にかなり平均化した電流となる。

放電コンデンサ 1 0 の充電★圧が上昇して $V_{c1} > V_{a1}$ になると、前述したように比較器 1 8 の出力が低レベルとなるので、ゲート回路 2 6 はゲート信号の発生を停止する。したがつて、制御素子を含む整流回路 6 は非導通となつて、放電コンデンサ 1 0 への充電を停止する。一方、放電コンデンサ 1 2 の充電★圧が上昇して $V_{c2} > V_{a2}$ となると、比較器 2 0 から位相制御回路 4 0 の禁止端 a に入力される信号が低レベルとなり、位相制御回路 4 0 は、ゲート回路 2 8 に例えば低レベル信号を出力してゲート信号の発生を停止させる。

したがって、制御素子を含む整流回路8は非導通となつて、放電コンデンサ12への充電が停止される。その後、トリガ回路制御器30は、トリガ回路32、34に所定の時間差で発光指示信号を出力する。したがって、トリガ回路32、34は所定の時間間隔を置いて順次トリガ信号を夫々フラッシュランプ36、38に印加し、放電コンデンサ10、12に蓄積された電荷を夫々フラッシュランプ36、38において順次放電する。放電後、再び上述と同様に放電コンデンサ10、12を充電し、放電する動作が繰り返される。

尚、第3図では、同期回路44の入力端を変圧器4の1次側に接続したが、これに限らず、例えば変圧器4の2次側に巻線比の小さいコイルを設けてこのコイルに接続してもよい。

以上説明したように、本発明は、複数のフラッシュランプ及び該複数のフラッシュランプに夫々接続した複数の放電コンデンサを有するフラッシュ照射装置において、上記複数の放電コンデンサの少なくとも1個には電流制御を行わないで充電

し、他の放電コンデンサには電流制御を行つて充電することによつて、上記フラッシュ照射装置に流入する電源電流の変化を抑制し、従来問題となつていた電源電圧変化を極めて小さくしたものであり、本発明を例えば複写機のフラッシュ定着装置に応用すればその効果を充分に発揮できる。

4. 図面の簡単な説明

第1図は従来のフラッシュ照射装置のブロック図、第2図は第1図の装置における電源電流の変化を示す図、第3図は本発明を応用したフラッシュ照射装置のブロック図、第4図は第3図に示した装置における電源電流の変化を示す図である。

10、12…放電コンデンサ

36、38…フラッシュランプ

特許出願人 コピア株式会社

代理人 弁理士 森崎俊明

第1図



